Протокол V.32bis

Протокол модуляции V.32bis разработан для обеспечения передачи данных со скоростью до 14400 бит/с по двухпроводным коммутируемым и выделенным телефонным каналам. Данный протокол принят в качестве стандарта ITU-Т в 1991 году. Основные характеристики модемов, поддерживающих данный протокол, следующие:

> дуплексный режим работы по коммутируемым каналам телефонных сетей общего пользования и арендуемым двухпроводным линиям передачи;

> реализация эхоподавления;

> применение КАМ для режимов синхронной передачи со скоростью модуляции 2400 Бод;

> частота несущей равна 1800 Гц;

> приемник модема должен обеспечивать бесперебойную работу при не стабильности частоты принимаемого сигнала не более ±7 Гц;

> скорости передачи данных:

- 14400, 1200, 9600, 7200 бит/с с треллис-кодированием;

— 4800 бит/с без кодирования;

> совместимость с модемами V.32 на скоростях 9600 и 4800 бит/с;

> обмен управляющими последовательностями и выбор скорости передачи в течение процедуры установления связи;

> процедура смены скорости передачи в течение сеанса связи без разрыва соединения;

> режим асимметричной передачи не поддерживается; другими словами, скорости передачи и приема каждого взаимодействующего модема должны быть одинаковы;

> спектр сигнала ограничен полосой частот от 600 Гц до 3000 Гц.

Устройство кодирования по протоколу V.32bis показано на рис. 6.17. При скорости передачи 14400 бит/с на вход кодера подаются все шесть битов Qln — Q6n в параллельном коде. При скорости 12000 бит/с входная информационная последовательность разделяется на блоки по пять битов Qln—Q5n. Аналогично, при скоростях 9600, 7200 и 4800 бит/с задействуются четыре (Qln—Q4n), три (Q1n—Q3n) и два (Qln -Q2n) входа соответственно.


Рис. 6.17. Схема кодирования информации в модеме V.32bis

Таблица. 6.2. Правило дифференциального кодирования при использовании сигнально-кодовои конструкции

Вход

Предыдущий выход

Выход

Q1n

Q2n

Y1n-1

Y2n-1

Y1n

Y2n

0

0

0

0

0

0

0

0

0

1

0

1

0

0

1

о

1

0

0

0

1

1

1

1

0

1

0

о

0

1

0

1

о

1

0

0

0

1

1

о

1

1

0

1

1

1

1

0

1

0

о

о

1

0

1

0

о

1

1

1

1

0

1

о

0

1

1

0

1

1

0

0

1

1

о

о

1

1

1

1

о

1

1

0

1

1

1

о

0'

0

1

1

1

1

0

1


Два первых бита Qln и Q2n в каждом блоке при любой скорости передачи (индекс п обозначает последов ательный номер блока информационной последовательности) поступают на дифференциальный кодер, где они перекодируются в биты Y1n и Y2n согласно табл. 6.2.

Дифференциальные биты Y1n и Y2n используются в качестве входных для систематического сверточного кодера, который генерирует избыточный бит YOn. Этот избыточный бит и шесть информационных бит Y1n, Y2n, Q3n, Q4n, Q5n, Q6n поступают на устройство сигнального отображения, которое формирует элементы сигнального созвездия, представленного на рис. 6.18.

Двоичные числа на рис. 6.18 соответствуют последовательности битов YOn, Y1n, Y2n, Q3n, Q4n, Q5n, Q6n, а обозначения А, В, С, D — синхронизирующим сигнальным элементам.

На скорости передачи 12000 бит/с входной проскремблированный поток данных делится на группы по пять бит. Процесс дифференциального кодирования и кодирования сверточным кодом принципиально ничем не отличается от кодирования при скорости 14400 бит/с. При скорости 12000 бит/с формируются элементы сигнального созвездия, приведенного на рис. 6.19.

Двоичные числа на рис. 6.19 соответствуют последовательности шести битов YOn, Y1n, Y2n, Q3n, Q4n, Q5n, а обозначения А, В, С, D, как и ранее, соответствуют синхронизирующим сигнальным элементам.

 


Рис. 6.18. Сигнальная диаграмма для скорости 14400 бит/с

При скорости передачи 9600 бит/с входной проскремблированный поток данных делится уже на блоки по четыре бита Q1n, Q2n, Q3n, Q4n. В результате этого схема кодера V.32bis при скорости 9600 бит/с соответствуют кодеру V.32. Пространственная сигнальная диаграмма соответствует диаграмме модемов V.32 при той же скорости передачи (рис. 6.16).

Двоичные числа на диаграмме соответствуют последовательности пяти битов YOn, Yln, Y2n, Q3n, Q4n, поступающих на вход устройства сигнального отображения.

При скорости передачи 7200 бит/с входной проскремблированный поток данных делится на блоки по три бита Qln, Q2n, Q3n. Пространственная сигнальная диаграмма для такой скорости передачи приведена на рис. 6.20.

В этом случае двоичные числа соответствуют последовательности четырех • бит YOn, Yln, Y2n, Q3n, поступающих на вход устройства сигнального отображения.

При скорости 4800 бит/с скемблированный входной поток данных разбивается на блоки по два бита Qln и Q2n, которые и поступают на вход относительного кодера, работающего согласно табл. 6.3.

С выхода относительного кодера биты Yln и Y2n отображаются в передаваемые сигнальные элементы согласно диаграммы, изображенной на рис. 6.14. Таким образом, при скорости 4800 бит/с кодирования избыточным сверточ-ным кодом не происходит.


Рис. 6.19. Сигнальная диаграмма для скорости 12000 бит/с

Двоичные числа на рис. 6.14 соответствуют последовательности двух бит Yln и Y2n, поступающих на вход устройства сигнального отображения.

Согласно протокола V.32bis модемы должны иметь два самосинхронизирующихся скремблера. В каждом направлении передачи используется свой


Рис. 6,20. Сигнальная диаграмма для скорости 7200 бит/с

Таблица 6.3. Правило дифференциального кодирования при скорости передачи 4800 бит/с

Вход

Предыдущий

Изменение

Выход

Сигнальная точка

 

выход

фазы

 

для 4800 бит/с

Q1n

Q2n

Y1n-1

Y2n-1

 

Y1n

Y2n

 

0

0

0

0

+90°

. 0

1

В

0

0

0

1

 

1

1

С

0

0

1

0

 

0

0

А

0

0

1

1

 

1

0

D

0

1

0

0

0°

0

0

А

0

1

0

1

 

0

1

В

0

1

1

о ,

 

1

0

D

0

1

1

1

 

1

1

С

1

0

о

о

+180°

1

1

С

1

0

о

1

 

1

0

D

1

0

1

о

 

0

1

В

1

0

1

1

 

0

0

А

1

1

о

о

+270°

1

0

D

1

1

о

1

 

0

0

А

1

1

1

о

 

1

1

С

1

1

1

1

 

0

1

В


скремблер. Вызывающий модем использует скремблер с образующим полиномом

1+х-^х-23, а отвечающий модем пользуется скремблером с образующим полиномом

1+х-^х-23